欢迎点击咨询交流
李呈龙钟诚刘永超郭蕊鲁济豹孙蓉
(中国科学院深圳先进技术研究院深圳先进电子材料国际创新研究院华中科技大学机械科学与工程学院)
摘要
随着电子封装行业的迅猛发展，业界对封装结构可靠性的要求也越来越严格。目前大多数人将泊松比视为定值，这将在一定程度上影响可靠性评估。为了进一步提高可靠性，适当考虑材料泊松比对封装结构的影响具有重要的工程实践意义。该文利用有限元分析法，通过设计芯片仿真和板级封装仿真，分别探究了环氧塑封料泊松比对芯片翘曲、芯片界面应力以及板级封装焊点寿命的影响。通过分析可知：环氧塑封料泊松比可变对封装结构的翘曲具有较大的影响，而且有可能造成芯片界面分层、芯片达到应力极限而损坏，此外也需要适当考虑泊松比对焊点寿命的影响。随着芯片不断向着大尺寸方向发展，研究材料泊松比将具有更为重要的意义。
1引言
随着芯片技术不断地取得突破性进展，相同尺寸集成电路芯片上所集成的晶体管数目每隔18个月就会增加一倍，并且至少在接下来的十年中有望继续保持这种趋势。这就是著名的摩尔定律，它在过去几十年里被证实是正确的并且在不断地推动着数字电子、工业制造以及大数据人工智能等领域的发展。当今，飞速发展的半导体产业已成为技术和社会变革、生产力和经济增长的重要驱动力。随着芯片集成度的不断提高、多尺寸芯片的应用越来越广泛，业界对芯片可靠性的要求也在逐年上升。因此，进一步评估芯片可靠性并探讨深层次原因是至关重要的。
热翘曲行为是封装结构重要的热机械特性，其与球栅阵列(BallGridArray，BGA)封装结构的寿命息息相关。热翘曲主要是由封装结构各部分热膨胀系数(CoefficientofThermalExpansion，CTE)不匹配而导致的，同时泊松比(Poisson’sRatio)也可能对封装结构的翘曲造成很大的影响。泊松比是材料的基本属性，反映材料的横向变形能力，其变化将会影响材料力学性能的变化。Lee等通过仿真证实了泊松比可变对翘曲量具有较大影响。Hassan等指出泊松比对于准确预测芯片的可靠性至关重要。文献表明材料的泊松比具有较强的温度依赖性，一些高分子材料的泊松比变化往往十分显著。但在实际中，泊松比测试需要十分专业的设备(泊松比测试仪、DIC、静水压测试等)，尤其是高温条件下的泊松比往往难以测试，且测试成本高昂。由于泊松比的测试十分复杂，故大多数人在研究中仍将泊松比视为常数，但这可能导致仿真结果存在较大的不准确性。此外，封装结构的焊点最容易发生疲劳失效，如微振动、电迁移、热翘曲等均会导致焊点开裂失效，并且焊点疲劳失效经常被作为封装结构可靠性的判据，因此研究可靠性时须研究焊点的疲劳寿命。
随着业界对封装结构寿命的要求越来越严格，有必要深入研究泊松比对封装结构可靠性的影响。本文研究了环氧塑封料(EpoxyMoldingCompound，EMC)泊松比可变对芯片翘曲的影响，发现EMC泊松比变化会影响EMC的翘曲量。随着芯片尺寸的增加，泊松比对翘曲量的影响也会进一步增强。除了影响翘曲之外，泊松比也会改变芯片的界面应力分布以及封装结构焊点的疲劳寿命。因此，在特殊场景下，泊松比对可靠性的影响不容忽视，适当考虑材料泊松比对封装结构的影响具有重要的工程实践意义。
2泊松比影响芯片热翘曲的仿真分析
由于芯片可靠性测试耗时长且成本高昂，因此有限元仿真被广泛用于分析芯片的可靠性。其中，有限元仿真能准确地预测电子封装结构的应力应变分布以及疲劳寿命，为可靠性分析提供精准的预测数据。目前，有限元仿真已成为预测封装结构可靠性的主要手段之一。
2.1芯片有限元仿真
本文选用引线键合(WireBonding)芯片模型，来研究EMC泊松比可变对芯片可靠性的影响。为了减少运算时间，本文建立了1/4简化后的BGA封装模型(图1)，并使用大型有限元分析软件ABAQUS对模型进行求解。其中，有限元分析法(FEM)是一种为求解偏微分方程边值问题近似解的数值技术，而网格的质量和细化程度对结果会有所影响，因此本文使用HYPERMESH16.4进一步细化网格，获得了质量较高的六面体网格，并且网格与网格之间都能形成共节点。芯片结构共包括5个部分：环氧塑封料(EMC)、芯片(Die)、芯片胶(DieAttach)、基板(Substrate)和焊点(SolderBall)，具体结构和材料参数如图1和表1所示。
本文采用ABAQUS隐式分析，仿真的边界条件设置为从30℃到℃的加温，仿真中仅改变EMC的泊松比。通过参考文献的材料参数，本文将泊松比分别设为0.25、0.35和0.45，其他参数均不变。
2.2泊松比对翘曲的影响
由于不同材料的热膨胀系数不匹配，芯片在升温过程将会发生翘曲。在长、宽尺寸为20mm的BGA中，通过观察EMC泊松比为0.25时的翘曲云图(图2(a))可知，EMC的翘曲量从中心点到边角点逐渐增加，其中在EMC外边角点处翘曲量最大，为59.61μm。为了更直观地看出泊松比变化对翘曲量的影响，选取EMC外边角点，绘制出该点的翘曲变化曲线，具体如图2(b)所示。经过分析可知，EMC外边角点的翘曲量随着泊松比的增加而逐渐降低，翘曲量最多降低约18μm。这表明在此封装结构中，泊松比对翘曲已经有了较为明显的影响。翘曲过大将会降低芯片的可靠性，其中翘曲不仅会影响芯片的应力应变分布，而且还会影响回流焊过程中焊接不良的风险，故虽然不考虑泊松比可以简化仿真的复杂性，但在很大程度上会降低可靠性分析的准确性。
2.3不同尺寸芯片的泊松比对翘曲的影响规律
在2.2小节的基础上，本节继续探究芯片尺寸不同时，EMC泊松比对芯片的影响(其他参数不变)，仿真参数设置如表2所示。
通过观察不同尺寸芯片在EMC外边角点处的翘曲量(图3(a))可知：泊松比的增加会降低EMC的翘曲，而且芯片的尺寸越大，EMC的翘曲降低量也越多，降低的速度也越快。为了能直观地看出尺寸与翘曲变化量的关系，本文绘制了尺寸与EMC外边角点翘曲变化量的曲线(图3(b))。其中，翘曲变化量(△Warpage)定义为泊松比为0.25时的EMC外边角点翘曲量与泊松比为0.45时的EMC外边角点翘曲量的差值。
可以看出，芯片尺寸的增加能够大大增加EMC的翘曲，且芯片尺寸越大影响的程度也越大；当EMC长、宽尺寸为10mm时，翘曲变化量约2μm；当EMC长、宽尺寸为30mm时，翘曲变化量约16μm。因此，随着芯片尺寸的不断增加，泊松比对EMC翘曲的影响越来越显著，若不考虑泊松比将会降低可靠性分析的准确性。
泊松比是材料的基本属性，其反映的是材料横向变形的弹性常数。泊松比测量方法一般是在拉伸或压缩实验时，材料的横向正应变与轴向正应变比值的绝对值，如公式(1)所示。在弹性范围内，材料的泊松比一般为常数，但部分高分子材料有时并不属于弹性材料，尤其是在温度发生变化时，其泊松比往往会发生变化。根据具广义胡克定律，泊松比变化会影响材料的体积模量和剪切模量(公式(2～3))。因此，EMC泊松比变化使得体积模量、剪切模量亦发生改变，并会间接影响封装结构的翘曲以及应力应变。此外，芯片尺寸也能增加泊松比对翘曲的影响，这是因为翘曲能够在长度方向上不断积累。EMC本身为高分子材料，其泊松比具有温度依赖性，在仿真中将泊松比视为常数会对可靠性产生较大的误差。由此可见，考虑泊松比对于进一步提高封装结构可靠性具有非常重要的意义。
其中，εx为横向正应变；εy为轴向正应变；E为弹性模量。
3泊松比对芯片界面应力的影响分析
界面应力过大往往会造成芯片界面开裂，甚至导致部分组件损坏。本节在第2小节的基础上，继续研究EMC泊松比对芯片界面应力的影响。如图4(a、b)所示，通过观察EMC的应力云图可知EMC存在2个危险点：A点为EMC内边角点，表现为基板对EMC的应力，该点应力过大将会导致EMC和基板的接触面发生开裂；B点为芯片边角与EMC边角接触的点，表现为芯片对EMC产生的应力。根据图4(c、d)可知，EMC泊松比的增加能增大危险点A的应力，z方向的应力增大了1MPa(增幅约25%)，等效应力增大了约1MPa(增幅约10%)。EMC翘曲本身是一种应力释放的过程，翘曲量减小反而可能导致应力不断积累。因此，泊松比增加导致翘曲量减小(图3)，进而导致A点应力增加。相反，芯片尺寸对A点的应力影响则较小，芯片尺寸的增加导致翘曲增加，这在一定程度上会释放A点的应力，导致芯片尺寸对A点应力的影响较小。由此可知，考虑泊松比能够进一步提高芯片界面应力分析的准确性，而芯片尺寸对界面应力的影响则较小。
根据芯片应力云图(图5(a))可知，B点为芯片应力最大值点，该点与EMC危险点处于同一位置，是容易发生疲劳失效的关键位置。
如图5(b、c)所示，EMC泊松比从0.25增大至0.45时(尺寸不变)，危险点B的等效应力增加约6MPa。这是因为当EMC泊松比增加时，芯片的翘曲会减少，导致芯片应力积累，进而B点应力增加。当芯片长、宽尺寸从10mm增大至30mm(泊松比不变)，危险点B的等效应力增加约8MPa。这主要是因为B点(芯片)被包围在EMC腔体之中，由于芯片尺寸增加而增大的影响(热膨胀)会全部作用在EMC的腔体中，应力无法释放，导致B点应力增加。因此，适当考虑泊松比能够进一步提高芯片应力分布的精确度，尤其是在大尺寸芯片中，泊松比可能是导致芯片失效的重要原因。
4板级封装中泊松比影响焊点寿命的仿真分析
在板级封装结构中，焊点需要承受电负载和热应力(既要保证芯片和基板之间的电互通，还要起到组装PCB与芯片的作用)，故焊点往往最容易出现疲劳失效。业界一般将焊点疲劳寿命作为封装结构可靠性的判据，因此需要重点考虑泊松比对焊点疲劳寿命的影响。
行业内针对BGA焊点寿命预测主要基于4种寿命模型进行，分别是基于应变的模型、基于能量的模型、基于断裂的模型和基于损伤的模型，其中基于应变寿命模型的应用十分广泛。焊点主要失效表现为低周疲劳失效，业界主流使用的基于应变寿命模型为Coffin-Manson方程。Coffin-Manson方程描述了等效塑性应变范围()对疲劳寿命(Nf)的影响，本文采用Engelmaier修正系数的Coffin-Manson方程，具体如公式(4)所示。
疲劳韧性系数可以采用线性温度相关性和对数频率相关性来描述，且需要同时考虑两种疲劳韧性参数的相关性，具体如公式(5～7)所示：
在板级封装结构的基础上，本节主要研究泊松比可变对焊点疲劳寿命的影响。板级封装结构是将芯片级封装结构组装在PCB板上，同样建立1/4封装结构，如图6(b)所示。考虑到泊松比对大尺寸影响更显著，芯片选用长、宽尺寸为30mm的芯片(表2中序号10～12组)，设置不同EMC泊松比，分别为0.25、0.35、0.45。PCB板的杨氏模量为26GPa，泊松比为0.30，CTE为16ppm/℃；底部填充胶的杨氏模量为MPa，泊松比为0.30，CTE为29.5ppm/℃。Wang等采用黏塑性本构模型(UnifiedCreep-plasticityConstitutiveModel，UCP)来描述焊点的材料属性，并估算了电子封装结构的热疲劳寿命。参照Wang等、Long等的研究方法，本文焊点采用弹塑性本构模型，其余材料参数与上文所述一致。温度循环边界采用JESD22-AC标准，其中，温度循环加载如图7所示。
通过观察焊点的等效塑性应变云图(图8(a))可知：芯片对其下方的焊点影响十分显著，等效塑性应变最大点位于芯片边角下的焊点中，且该点最容易发生疲劳失效，其等效塑性应变约0.。通过选取板级封装仿真中最大等效塑性应变点，绘制了等效塑性应变随时间变化的曲线可知，EMC泊松比增大将会增加焊点的等效塑性应变，如图8(b)所示。将3种仿真结果的等效塑性应变代入公式(4)中可得：EMC泊松比为0.25时，Nf＝；EMC泊松比为0.35时，Nf＝；EMC泊松比为0.45时；Nf＝。因此，泊松比增大会略微降低焊点的疲劳寿命，影响芯片的可靠性。
需要注意的是，EMC泊松比产生的影响是直接作用于基板和芯片上的，其对焊点寿命的影响程度相对较小，但芯片中与焊点邻近部分的泊松比发生变化时(如基板、PCB板以及底部填充胶(UF)等)，将会大大影响焊点的疲劳寿命。本文也通过设置EMC泊松比不变(为0.35)时，仅改变底部填充胶的泊松比，计算出对应疲劳寿命为：UF泊松比为0.20时，Nf＝；UF泊松比为0.30时，Nf＝；UF泊松比为0.40时；Nf＝。显然，UF泊松比增加会大大降低焊点的疲劳寿命，故不能忽视泊松比对焊点疲劳寿命的影响。因此，在预测焊点疲劳寿命时，适当考虑材料泊松比具有十分重要的意义。
5讨论与分析
目前，虽然大多数学者为了简化材料参数研究的计算时间，一般都会将材料泊松比视为常数，但是简化处理也会对结果精度产生一定的影响。Lee等通过改变EMC泊松比(从0.20到0.45)，测得翘曲量变化约25μm。本文改变EMC泊松比(从0.25到0.45)，测得EMC最大翘曲量变化约18μm。因此，EMC泊松比变化将影响芯片的翘曲量，这与Lee等的结论是相同的。同时，本文在研究EMC泊松比改变会增加芯片翘曲量的基础上，进一步探究了芯片尺寸增加能够增大EMC泊松比变化对翘曲的影响；并且EMC泊松比增加会造成芯片与基板接触界面应力增加(A点应力最大增加了约1MPa，增幅约25%)、芯片与EMC接触点应力增加(B点应力最大增加了6MPa)，这可能造成芯片界面分层、芯片达到应力极限而损坏。此外，Hassan等指出输入精准泊松比对精准预测芯片可靠性具有非常重要的意义，本文研究表明EMC泊松比会轻微降低焊点的疲劳寿命(焊点寿命降低了多次循环，仅降低总寿命的3%)，但当芯片中与焊点邻近部分的泊松比发生变化时，材料泊松比在很大程度上会影响焊点的疲劳寿命(如UF材料泊松比变化后，寿命降低了次循环，降低总寿命的97%)。
6总结
随着业界对可靠性的要求越来越严格，进一步评估泊松比对封装结构可靠性的影响并探讨深层次原因是至关重要的。本文利用有限元分析法，通过研究芯片仿真和板级封装仿真，分别探究了EMC泊松比对芯片翘曲、芯片应力分布以及板级封装焊点寿命的影响。通过分析可知：EMC泊松比可变对翘曲具有较为明显的影响，而且这种影响会随着芯片尺寸的增加而增加；泊松比增加也有可能造成芯片界面分层、芯片达到应力极限而损坏；EMC泊松比也会影响焊点的疲劳寿命，尤其是当芯片中与焊点邻近部分的泊松比发生变化时，在很大程度上会影响焊点的疲劳寿命。因此，为了提高封装结构可靠性的设计精度，需要考虑泊松比对封装结构的影响。随着芯片不断向着大尺寸方向发展，研究材料泊松比对封装可靠性的影响具有更为深远的意义。
功率电子封装关键材料和结构设计的研究进展
王美玉胡伟波孙晓冬汪青于洪宇
(南开大学电子信息与光学工程学院中科芯集成电路有限公司南方科技大学深港微电子学院)
摘要：
传统功率电子封装主要以钎料连接和引线键合等二维平面封装技术为主，无法满足第三代半导体器件在高频、高压、高温下的可靠应用需求。为了解决这一问题，二维平面封装逐渐向三维集成封装发展。对功率电子封装技术中的关键材料和结构设计的研究进展进行了总结和展望。连接材料从锡基钎料逐渐发展为金基钎料、瞬态液相连接材料、烧结银等高导热、耐高温材料，连接技术从引线键合逐渐发展为双面冷却、器件集成和垂直叠层互连等。通过去除引线提高开关性能，集成多种芯片和器件提高功率密度，双面冷却提高散热效率。三维集成封装具有巨大的市场潜力，将成为未来的主要发展趋势之一。
1引言
功率电子器件正在向着高频率、高密度、高功率和高温应用的方向发展。目前，硅（Si）基器件仍占据主导地位，然而由于材料本身的特性，硅基器件的开关频率、工作温度和功率密度等受到了限制。相对于传统硅基器件，第三代半导体如碳化硅（SiC）和氮化镓（GaN）等器件，由于具有更高的击穿电压、更宽的能带隙、更高的热导率和更低的功率损耗，越来越多地应用在如无线通讯、电动汽车、航空航天等高电压、高温和高频率的应用领域中。同时，第三代半导体器件的迅速发展，也对封装技术提出了更为严苛的要求。
封装技术是一种将芯片与承载基板连接固定、引出管脚并将其塑封成整体功率器件或模块的工艺，主要起到电气连接、结构支持和保护、提供散热途径等作用。封装作为模块集成的核心环节，封装材料、工艺和结构直接影响到功率模块的热、电和电磁干扰等特性。目前成熟的封装技术主要是以银胶或锡基钎料等连接材料、引线连接等封装结构为主，耐高温、耐高压性能差，电磁兼容问题突出，无法提供高效的散热途径。近来，烧结银互连材料、三维集成封装结构等由于具有优异的耐高温、高导热性能，可以实现双面散热、大幅降低开关损耗，使得功率模块具有良好的热、电特性和可靠性，获得了越来越多的研究和
转载请注明地址:http://www.abmjc.com/zcmbzz/633.html
