SiP组件中芯片失效机理与失效分析

当微波件混合集成封装向着更小、更轻而功能更强大的系统级封装（SiP）形态发展，越来越多的芯片直接集成到封装体中，为产品的设计、装配过程提出了更高的要求，而日趋复杂的结构也为失效分析带来了更大的难度。SiP产品复杂的结构限制了多数失效分析设备的应用，多数情况下无法剖析到失效的细微结构。

如何利用有限的分析手段，确定失效诱因，对设计工艺、操作方法、加工环境等方面提出纠正措施，就要求充分了解引起芯片失效的可能因素。

本文将通过故障树分析方法，使用适合SiP产品形态的失效分析手段，讨论常见的管芯失效机理以及相应失效现象，并从设计和工艺角度提出降低各种失效机理发生的改进措施，作为SiP组件的可靠设计和生产的参考。

1、SiP产品的失效分析方法

由于SiP产品结构复杂，芯片一般安装在电路腔槽内部，并且失效芯片无法取出，导致多数失效分析设备难以应用于SiP产品。

在这种情况下，可应用故障树分析方法，推测造成组件失效的所有可能因素，通过故障复现实验，逐一排查定位，确定失效原因，并据此对设计、工艺及生产过程进行改进，同时跟踪失效是否会重复发生，验证故障定位的准确性以及改进措施的有效性。

同多数半导体芯片一样，造成SiP产品中芯片失效的主要因素可分为四大类：电应力失效、热应力失效、机械损伤和环境应力失效。本文将结合IR系列PMOS芯片的失效分析案例，对以上四类失效机理及相应现象予以讨论。

IRF系列的PMOS管芯又名六角场效应管（HEXFET），其表面由多个六角形晶体管元胞并联组成，如图1所示，芯片衬底为漏极，表面为源极，栅极与源极之间由一层二氧化硅隔开，并汇总到独立的焊盘。工作状态电流通过围绕元胞边缘的窄沟道区域从漏极流到源极，通常作为电源或开关芯片在SiP形态的组件中广泛使用。

然而，正是由于其结构的特殊性，导致这类管芯静电敏感度高、机械性能差、抗腐蚀性差，现场失效率超过50%，并且多次引发微波产品质量问题归零。

此类芯片最常见的失效模式是栅-源短路，输出电流为零。以此故障模式作为顶事件，绘制故障树如图2所示。对所有底事件进行排查，常用的失效分析设备包括：光学显微镜、数字万用表、扫描电子显微镜、X射线检测仪以及组件微波性能测试设备。

2、SiP组件中芯片的失效机理与现象

2.1电应力失效

据统计，由电应力造成的IC失效，占半导体器件现场失效的50%左右。电应力失效包括电过应力（EOS）和静电放电（ESD）。EOS来源于对器件引脚施加持续的大电压或电流，如电源浪涌、负载效应、过激励等，主要出现在组件调试以及后期使用过程中。

ESD源于静电的瞬间释放，在产品的全寿命周期中都可能出现。装配过程中常见的ESD过程包括：带电人体接触放电；设备接地不良在焊接过程中放电；带电器件直接通过管脚对地放电；带电器件通过静电敏感管芯对地放电等。

在SiP产品中，由于互连密度上升，I/O端口间距缩小，导致在装配周转过程中造成的ESD失效急增，尤其应注意带电器件对相邻通道的静电敏感器件放电。

从失效现象来看，电应力导致的失效，一般在金属化图形边沿、栅条、芯片边沿等位置能观察到金属熔融烧毁的点或者区域。但是，由于ESD和EOS都是因器件局部过热导致的失效，从失效现象上没有明显区别。

一般认为EOS通常只有一个失效点或是失效区域，失效位置集中，尺寸较大，多数情况在光学显微镜下就能够观察到失效区域；而ESD会有多个失效点，位置离散，且尺寸更小，不易发现。

例如，某批组件在静态检测过程中发现PMOS芯片发生批量失效，失效管芯在光学显微镜下观察不到明显的失效点，而通过扫描电子显微镜（SEM）可观察到轻微烧毁的痕迹，如图3所示。

图3ESD烧毁

非正常使用过程芯片可能承受的最高电压为50V，对正常芯片持续施加50V的栅-漏偏压，管芯烧毁，于光学显微镜下可明显观察到栅极边沿的几个元胞烧黑，栅金属层变色，如图4所示，说明本批管芯失效的起因是ESD。对生产过程按照工艺流程逐步进行排查后发现设备老化，接地不良，造成丝焊机焊接过程漏电，静电放电烧毁管芯。

图4EOS烧毁

2.2热应力失效

当环境温度高于芯片使用的极限温度时，芯片能将无法满足指标要求，严重时可能导致芯片烧毁。温度每升高10℃，GaAs或Si芯片寿命将缩短为1/3。

一般认为，组件高温功能失常，而常温性能正常或略有下降的失效模式均与热应力失效有关。当发生芯片烧毁时，需综合考虑电应力的影响，一般由于热应力失效的标志为焊接空洞率过大或局部设计未考虑散热，尤其是在微波电路设计时，对于电源、开关和稳压等硅基功率芯片，经常容易忽视其对于散热的要求。

在传统微波混合集成电路中，大功率管芯工作时散发的热量依次通过高导热的单层陶瓷电路片（氮化铝或氧化铍）、热沉（钼铜或钨铜）以及金属盒体（一般为铝腔体）传递到冷板上，如图5（a）所示，由于电路散热面积大，各种材料的热导率高（一般高于W/(m·K)），所以芯片出现热应力失效的几率相对较低。

然而，随着SiP产品向着三维立体封装发展，热管理对结构与工艺提出了更高的要求。在微波SiP产品中，热量通过LTCC多层基板和新型轻质封装盒体（一般为硅铝或钛合金）传递出来（如图5（b）所示），通常使用的氧化铝基LTCC基板热导率很低，一般为10W/(m·K)，硅铝合金以及钛合金（15.24W/(m·K)）的热导率也远低于铝（W/(m·K)），导致SiP产品材料体系的散热难度大，同时，电路中芯片安装密度的增加将加剧这一问题。因此，SiP产品中由于热应力而导致的芯片失效几率很高。

图5组件的散热结构

由于设计不当导致的热应力失效一般在产品研制阶段的环境实验过程中就将暴露出来。产品使用过程中的热应力失效通常与工艺控制不当有关，主要影响散热性能的为芯片共晶工艺。

传统产品中对于共晶空洞率的要求为不高于20%，这一要求在SiP产品中不再适用。图6为由于热应力导致IRF芯片输出失常的X射线检测照片，其空洞率约为15%，该组件在85℃高温工作的过程中输出电流下降，常温状态工作正常。

图6高温低效的IRF芯片X射线检测照片

2.3机械损伤

SiP产品装配过程中常见的机械损伤多为偶然失效，比如芯片表面被硬物划伤或压伤。这类失效非常明显，可以通过光学显微镜直接观察到划痕或压痕。

由于SiP产品中微波芯片难以通过倒装焊接的方式安装，因此批次失效的诱因一般与引线键合工艺有关，比如焊接超界损伤临近的图形或者焊接能量过大压坏焊接区域。后者位于焊点下方区域不易观察，需要进行芯片剖析。尤其是SiP产品中芯片安装在电路腔槽中，深腔焊接的失效率更高。

某批次失效的微波组件通过排查发现是PMOS芯片栅-源短路，但是在光学显微镜和扫描电镜下都观察不到明显痕迹。将失效芯片及其基板浸泡在NaOH溶液中，加热℃、30min后进行显微镜检查发现焊盘下方有“弹坑”（如图7所示）或者裂纹。由此可以判断管芯失效的原因是焊接过程中焊接压力和超声功率过大造成铝层下沉，二氧化硅层碎裂，栅-源接触短路。

图7丝焊过程造成的弹坑

2.4环境应力失效

芯片装配过程所处的环境对于产品的可靠性具有重要影响。微组装过程中由于手印、人体飞沫、焊剂、焊锡珠及表面氧化等原因，产品表面会形成各种污染，并显著影响电子元器件生产过程中的相关工艺质量和可靠性。造成芯片失效的主要因素一为污染物腐蚀；二为金属多余物。

随着传统金属盒体气密封焊工艺在SiP产品中遇到尺寸极限，部分SiP产品开始采用准气密封装结构。然而，在水汽的作用下组件内部的电路与芯片可能发生多种电化学反应，SiP组件中发生率最高是芯片的电化学腐蚀、银迁移以及焊料腐蚀。在高湿度的环境中，铝金属化焊盘可能发生电化学反应：

反应生成的氢氧化铝是不溶于水的凝胶状沉淀，在空气中，非晶形的氢氧化铝会缓慢失水变成结晶状的水合氧化铝。因此，腐蚀产物为胶冻状、玻璃状或絮状，且均呈白色。这一反应进行的速度很慢。然而，当组件中由于飞沫、汗液或者焊剂残余而引入氯离子时，发生以下反应：

腐蚀速率将大幅上升。当IR系列管芯表面被腐蚀后（如图8所示），表层金属开裂，腐蚀坑中心下沉。当裂纹向下延伸破坏二氧化硅层时，将导致栅-源短路。

图8AI焊盘腐蚀

金属多余物是造成SiP管芯失效的另一重要因素，主要来源于焊锡珠、导电胶渣、金属腔体毛刺、金丝金带的尾丝等。由于芯片焊盘间距很小，当这些金属多余物落到芯片表面的线条之间时，易导致管芯短路，甚至烧毁（如图9所示）。

图9金属多余物

3、SiP组件可靠性设计与工艺要求

SiP组件结构形态的改变为可靠性提出了更高的要求。为了确保产品可靠性，在研制阶段需进行机、电、热联合仿真，综合考虑多种环境因素的影响；装配过程需优化工艺流程、严控加工环境，提高检验要求。具体可靠性设计工艺要求总结如下：

（1）抗EOS/ESD：

优化电路设计，注意电容等蓄电器件对于静电敏感芯片的影响，注意监控系统信号的质量，控制杂波信号。定期检查人员和设备的防静电措施。

（2）提高散热性能：

设计方面：

①选用高导热材料，例如使用AlN基LTCC基板；

②功率芯片的合理布局；

③多层电路基板中引入散热的微流道。

工艺方面：

严格控制共晶空洞率，要求在SiP产品中，焊接空洞率不得高于10%，芯片有源区内空洞不得大于沟道面积的一半，沟道正下方不得存在空洞。

（3）抗机械损伤：

优化引线键合工艺参数，对焊接难度大的芯片施行定人定岗，提高工艺控制力度。

（4）提高环境适应性：

尽量采用气密封装结构，确保封装体漏率满足国军标要求。采用准气密结构时，要求增加抗湿防护设计。同时对生产环境应严格控制，必要时增加清理工序。

4、结论

本文采用结合故障树分析的失效分析方法，讨论了SiP产品中常见的芯片失效机理和现象，提出了SiP产品可靠性设计与工艺要求。从SiP管芯失效分析过程可以看出，为了尽快解决管芯故障问题，需要充分掌握失效芯片的结构与功能；了解管芯的潜在失效机理；了解各道工艺的潜在装配风险；并且掌握简单的芯片剖析手段与显微分析方法。

（文章来源于半导体封装工程师之家，转载仅供学习分享。）